

Computação Digital

Laboratório 10

Felipe Calliari
<calliari@puc-rio.br>


1 Introdução

Neste laboratório, você irá desenvolver um controlador VGA (*Video Graphics Array*) para gerar sinais que serão exibidos em um monitor. A interface VGA é amplamente utilizada para saída gráfica e está presente em praticamente todas as placas de vídeo tradicionais.

O objetivo deste experimento é configurar o nosso kit (SPARTAN-3E STARTER KIT) para gerar sinais compatíveis com o protocolo VGA e exibir algum gráfico simples na tela — diferente dos exemplos feitos em aula.

1.1 VGA

O padrão VGA utiliza um conector DB-15 de 15 pinos e transmite sinais analógicos para formação da imagem no monitor. Entre esses sinais, destacam-se os pulsos de sincronismo horizontal (HSYNC) e vertical (VSYNC), além dos sinais de cor analógica (Red, Green e Blue).



Com o avanço das tecnologias de vídeo, surgiram resoluções superiores como SVGA, XGA, entre outras. Neste laboratório, utilizaremos a resolução SVGA (800×600 pixels), que exige um pixel clock de 40 MHz.

1.2 User Guide

Antes de começar a implementar, leia o capítulo 6 da documentação *VGA Display Port* no documento [Spartan-3E FPGA Starter Kit Board User Guide](#).

2 Roteiro

2.1 Exercício 1 – Projeto


Crie um novo projeto no no *Xilinx ISE Project Navigator*. Adicione módulos VHDL para cada componente: `top.vhd`, `vga_ctrl.vhd` e `pixel_ctrl.vhd`.

Adapte o código para gerar vídeo com resolução 800x600 *pixels*. Remova `clock` de `vga_ctrl.vhd` e altere o sentido de `pixel_clock` para *IN*.

2.2 Exercício 2 – Gerar o pixel_clock

Para gerar o clock de 40 MHz a partir do clock de 50 MHz disponível no nosso kit, siga os seguintes passos:

- Clique com o botão direito no ambiente de trabalho e selecione *New Source*.
- Escolha *IP CORE* e nomeie esse componente como `pixel_clk_gen`.
- Procure por “Single DCM_SP” e clique em “Next”.
- Marque as portas `RST`, `CLKFX`, `STATUS` e `LOCKED`. E configure:
Input Clock Frequency: 50 MHz
Output Clock Frequency: 40 MHz
- Gere o *IP CORE* e, em seguida, clique em “*View HDL Instantiation Template*” para ver como instanciar no seu código.



Importante: Leiam o manual do bloco DCM_SP! Em alguns casos o bloco do DCM pode “travar”, portanto, vocês devem mapear um “*switch*” como pino de *RESET*, e mapear o *STATUS* do DCM nos LEDs.

Veja mais informações no fórum da [AMD – Xilinx](#).

2.3 Exercício 3 – Implementação e teste na placa

- Faça a síntese, implementação e geração do arquivo `.bit`.
- Programe a placa de desenvolvimento.
- Crie uma lógica para desenhar algo **diferente do exemplo em aula** (ex: listras diagonais, padrões geométricos, textos, bandeira do Brasil, etc)..

2.4 Desafio

Valendo até 1.5 ponto extra na G3.

- **+1.0 ponto:** implemente um “[bouncing logo](#)” (como o logo do DVD, uma bola, etc) que se move pela tela e rebate nas bordas.
- **+0.5 ponto:** além do movimento, o objeto muda de cor sempre que colide com uma borda da tela.

3 Relatório

Os projetos devem ser realizados **individualmente** ou em **duplas**. O relatório deve ser entregue no formato PDF, junto com a pasta do projeto e as bibliotecas (se houver) em um **arquivo ZIP** até a data de entrega pelo **Moodle**. Como parte da entrega do relatório, tire fotos e/ou faça um vídeo da implementação do projeto e poste no YouTube como “*não listado*”, se preferirem. Antes de zipar o projeto apague os arquivos de simulação, relatórios, etc. Para isto, acesse:

- *Project* → *Cleanup Project Files...*
- *Project* → *Archive...*

